国产精品国产亚洲精品看不卡,亚洲成av人影院,久久99亚洲综合精品首页,国产一级理论免费版,欧美色婷婷,久久综合一个色综合网,欧美性色黄在线视

崗位要求：

1. 電子信息工程，通訊工程，計(jì)算機(jī)，自動(dòng)化及相關(guān)專業(yè)本科學(xué)歷；

2. 5年以上FPGA編程經(jīng)驗(yàn),具有扎實(shí)的數(shù)字電路及信號(hào)分析與處理的理論知識(shí)；

3. 熟悉VHDL/Verilog硬件設(shè)計(jì)語(yǔ)言，具有豐富的FPGA時(shí)序設(shè)計(jì)，時(shí)序收斂，分析，仿真，調(diào)試和驗(yàn)證經(jīng)驗(yàn)；

4. 熟悉SoC異構(gòu)類FPGA編程設(shè)計(jì)經(jīng)驗(yàn)以及其內(nèi)部的協(xié)同機(jī)制(如XilinxZYNQ等異構(gòu)FPGA)；

5. 熟悉各類常用接口和協(xié)議，如AXI,PCIE,RGMII,DDR等；

6.接收985、211應(yīng)屆生培養(yǎng)。

崗位職責(zé)：

1.負(fù)責(zé)FPGA功能方案構(gòu)架設(shè)計(jì)，代碼編寫，仿真及調(diào)試分析；

2.同其他嵌入式、FPGA工程師，電子工程師團(tuán)隊(duì)協(xié)同合作完成相關(guān)項(xiàng)目；

3.撰寫FPGA功能設(shè)計(jì)相關(guān)文檔。