国产精品国产亚洲精品看不卡,亚洲成av人影院,久久99亚洲综合精品首页,国产一级理论免费版,欧美色婷婷,久久综合一个色综合网,欧美性色黄在线视

崗位職責(zé)：
1. 負(fù)責(zé)芯片級電路的邏輯綜合，形式驗證
2. 負(fù)責(zé)時鐘分析、SDC定義，時序報告分析，STA signoff等工作；
3. 負(fù)責(zé)RTL、NETLIST、SDC質(zhì)量檢查；
4. 負(fù)責(zé)LEC檢查和ECO流程
5. 負(fù)責(zé)DFT的設(shè)計規(guī)劃工作，DC/AC Scan、MBIST等
6. 負(fù)責(zé)自動測試向量的生成，完成DFT仿真驗證工作和debug 相關(guān)的工作
7. 負(fù)責(zé)頂層和模塊級別的UPF的生成與相關(guān)檢查;
8. 負(fù)責(zé)中端相關(guān)flow的搭建與維護(hù);
9. 與后端PR團(tuán)隊合作，支持后端layout和時序收斂。

任職要求：
1. 熟練使用業(yè)界主流EDA工具，DC/PT/Formality/Teramax等；
2. 熟悉Unix/Linux環(huán)境，熟練使用Tcl/Perl/Python腳本編程；
3. 熟悉常用EDA工具（DC, Formality，PrimeTime, Verdi, VCS等）的使用；
4. 熟悉SoC設(shè)計綜合開發(fā)流程；
5. 有先進(jìn)工藝綜合/STA經(jīng)驗優(yōu)先；
6. 具有良好的溝通能力，認(rèn)真負(fù)責(zé)的工作態(tài)度，積極主動參與團(tuán)隊合作；
7. 本科/碩士學(xué)位，3~8年以上相關(guān)工作經(jīng)驗。
8. 具有upf flow 經(jīng)驗者優(yōu)先。