国产精品国产亚洲精品看不卡,亚洲成av人影院,久久99亚洲综合精品首页,国产一级理论免费版,欧美色婷婷,久久综合一个色综合网,欧美性色黄在线视

崗位職責(zé)：
1. 負責(zé)航電設(shè)備/模塊的可編程邏輯（FPGA/CPLD）架構(gòu)設(shè)計、RTL實現(xiàn)與仿真驗證，保障時序與功能收斂。
2. 承擔(dān)FPGA開發(fā)、板級調(diào)試與系統(tǒng)聯(lián)調(diào)，定位并解決邏輯、時序、接口與EMC等問題，輸出測試報告。
3. 編寫與維護技術(shù)文檔，包括架構(gòu)設(shè)計、接口規(guī)范、時序約束、BOM與版本管理、問題復(fù)盤與改進建議。
任職要求：
1. 本科及以上學(xué)歷，3年以上航電或工業(yè)控制領(lǐng)域可編程邏輯開發(fā)經(jīng)驗優(yōu)先；985/211院?；虼T士學(xué)歷可適當(dāng)放寬年限。
2. 具備扎實的FPGA設(shè)計能力，熟練掌握Verilog/VHDL，理解RTL到版圖全流程與時序約束。
3. 熟練使用主流開發(fā)與仿真工具（如 Vivado/Quartus、VCS/ModelSim、MATLAB/Simulink），具備綜合、實現(xiàn)與時序分析經(jīng)驗。
4. 熟悉可編程邏輯器件（如 Xilinx Zynq/Artix/Kintex、Intel Cyclone/Arria/Stratix、Lattice）及外設(shè)接口（Ethernet、UART、SPI、I2C、CAN、A429、ADC/DAC、LVDS）。
5. 具備良好的溝通與跨團隊協(xié)作能力，能與硬件、固件、系統(tǒng)工程高效協(xié)同。